Mi az a RISC V processzor: architektúra, működés és alkalmazásai

A RISC V egy utasításkészlet architektúra, amelyet a Kaliforniai Egyetem, Berkeley fejlesztett ki. A RISC koncepcióját az az igazság indokolta, hogy a legtöbb processzor utasítást a legtöbb számítógépes program nem használta. Tehát szükségtelen dekódolási logikát használtak a tervezésben processzorok , több energiát és területet fogyaszt. Az utasításkészlet lerövidítéséhez és a regiszter erőforrásokba való több befektetéshez a RISC V processzor megvalósult.

Ezt a technológiát sok technológiai óriás és induló vállalkozás vette észre, mivel teljesen nyílt forráskódú és ingyenes. A legtöbb processzortípus licencszerződéssel elérhető, azonban ezzel a processzortípussal; bárki elkészítheti új processzorterveit. Tehát ez a cikk a RISC V processzor működésének és alkalmazásainak áttekintését tárgyalja.

Mi az a RISC V processzor?

A RISC V processzorban a RISC kifejezés „csökkentett utasításkészletű számítógépet” jelent, amely kevés számítógépes utasítást hajt végre, míg a „V” az 5. generációt jelenti. Ez egy nyílt forráskódú hardveres ISA (utasításkészlet-architektúra), amely a megállapított elven alapul KOCKÁZAT .

Más ISA-tervekhez képest ez az ISA nyílt forráskódú licenccel érhető el. Így számos gyártó cég bejelentette és biztosította a RISC-V hardvert nyílt forráskódú operációs rendszerekkel.

Ez egy új architektúra, és nyílt, nem korlátozó és ingyenes licencekben érhető el. Ez a processzor széles körben támogatja a chip- és eszközgyártó iparágakat. Tehát elsősorban arra tervezték, hogy szabadon bővíthető és testreszabható legyen számos alkalmazásban.

RISC V története

A RISC-t Prof. David Patterson találta fel 1980 körül a Kaliforniai Egyetemen, Berkeleyben. Prof. David és Prof. John Hennessy két könyvben mutatta be erőfeszítéseit, nevezetesen a „Számítógépes szervezés és tervezés” és a „Számítógépes architektúra a Stanford Egyetemen” című könyvben. Tehát megkapták az ACM A.M. Turing-díj 2017-ben.

1980-tól 2010-ig megkezdődött a RISC ötödik generációs fejlesztési kutatása, amelyet végül RISC-V néven azonosítottak, amelyet az ötödik kockázatnak mondanak.

RISC V Architecture & Working

Az RV12 RISC V architektúra alább látható. Az RV12 nagymértékben konfigurálható egymagos RV32I és RV64I kompatibilis RISC CPU-val, amelyet beágyazott mezőkben használnak. Az RV12 szintén 32 vagy 64 bites CPU családból származik, az ipari szabvány RISC-V utasításkészletétől függően.

Az RV12 egyszerűen végrehajt egy Harvard architektúrát az utasításokhoz és az adatmemóriához való egyidejű hozzáférés érdekében. Tartalmaz egy 6 szakaszból álló folyamatot is, amely segít optimalizálni a végrehajtás közötti átfedéseket, valamint a memória-hozzáféréseket a hatékonyság növelése érdekében. Ez az architektúra főként az elágazás előrejelzését, az adatgyorsítótárat, a hibakeresési egységet, az utasítás-gyorsítótárat és az opcionális szorzó- vagy osztóegységeket tartalmazza.

Az RV12 RISC V főbb jellemzői a következők.

• Ez egy ipari szabványos utasításkészlet.
• 32 vagy 64 bites adatokkal paraméterezve.
• Pontos és gyors megszakításokkal rendelkezik.
• Az egyéni utasítások lehetővé teszik saját hardveres gyorsítók hozzáadását.
• Egy ciklus végrehajtása.
• Hatlépcsős csővezeték optimalizálással hajtva.
• Támogatás memóriavédelemmel.
• Opcionális vagy paraméterezett gyorsítótárak.
• Rendkívül paraméterezett.
• A felhasználók választhatnak 32/64 bites adat- és ág-előrejelző egységet.
• A felhasználók kiválaszthatják az utasítás-/adatgyorsítótárakat.
• A felhasználó által választható gyorsítótár szerkezete, mérete és architektúrája.
• Hardveres osztó vagy szorzó támogatás a felhasználó által meghatározott késleltetés alapján.
• A busz architektúrája rugalmas, amely támogatja a Wishbone & AHB-t.
• Ez a kialakítás optimalizálja a teljesítményt és a méretet.
• A tervezés teljesen paraméterezett, ami teljesítmény- vagy teljesítmény kompromisszumot biztosít.
• Kapuzott CLK kialakítás a teljesítmény csökkentése érdekében.
• Szoftvertámogatás iparági szabvány szerint.
• Építészeti szimulátor.
• Az Eclipse IDE Linux/Windows rendszerhez használatos.

A RISC V végrehajtási csővezeték

Öt szakaszból áll, mint például az IF (utasítás lekérése), ID (utasítás dekódolás), EX (végrehajtás), MEM (memória hozzáférés) és WB (regiszter visszaírása).

Utasítás Fetch

Az Instruction Fetch vagy IF szakaszban egyetlen utasítás kerül kiolvasásra a programszámlálóból (PC) és az utasításmemóriából, amely a következő utasításra frissül.

Előzetes dekódolási utasítás

Amint az RVC támogatás engedélyezett, az Instruction Pre-Decode szakasz egy 16 bites tömörített utasítást natív 32 bites utasítássá dekódol.

Utasítás Dekódolás

Az utasítás-dekódolás (ID) szakaszban a regisztrációs fájl engedélyezett, és a bypass vezérlők meg vannak határozva.

Végrehajtás

Az Execute szakaszban a rendszer kiszámítja az eredményt egy ALU, DIV, MUL utasításra, a Store vagy Load utasítások számára engedélyezett memóriát, és az elágazásokat és ugrásokat a várt eredményekhez viszonyítja a rendszer.

memória

Ebben a memória szakaszban a memória a csővezetéken keresztül érhető el. Ennek a fázisnak a bevonása biztosítja a csővezeték nagy teljesítményét.

Írj vissza

Ebben a szakaszban a végrehajtási szakasz eredménye a regisztrációs fájlba kerül.

Branch Prediktor

Ez a processzor tartalmaz egy elágazás-előrejelző egységet vagy BPU-t, amely múltbeli adatok tárolására szolgál, és irányítja a RISC V processzort annak eldöntésében, hogy egy adott ágat felvesznek-e vagy sem. Ezek az előrejelző adatok egyszerűen frissülnek, amint az ág végrehajtódik.

Ez az egység különböző paramétereket tartalmaz, amelyek meghatározzák a viselkedését. Például a HAS_BPU annak meghatározására szolgál, hogy egy ág előrejelzi-e az egység jelenlétét, a BPU_GLOBAL_BITS határozza meg, hogy hány múltbeli bitet kell használni, és a BPU_LOCAL_BITS határozza meg, hogy a programszámláló LSB-jéből hányat kell használni. A BPU_LOCAL_BITS és BPU_GLOBAL_BITS kombinációja olyan vektort hoz létre, amelyet főként a Branch-Prediction-Table kezelésére használnak.

Adatgyorsítótár

Ezt elsősorban az adatmemória elérésének felgyorsítására használják az újonnan elért memóriahelyek pufferelésével. Ez képes kezelni a félszavas, bájtos és szóbeli hozzáféréseket, ha XLEN = 32, ha a saját határaikon vannak. Képes kezelni a félszavas, bájtos, szó- és kétszavas hozzáféréseket is, ha XLEN=64, ha a saját határaikon vannak.

A cache miss során egy egész blokk visszaírható a memóriába, így szükség esetén új blokkot lehet betölteni a gyorsítótárba. Az adatgyorsítótár letiltása a DCACHE_SIZE nullára állításával történik. Ezt követően a memóriahelyek közvetlenül a következőn keresztül érhetők el Adatfelület .

Utasítás gyorsítótár

Ez főként az utasítások lekérésének felgyorsítására szolgál az újonnan letöltött utasítások pufferelésével. Ez a gyorsítótár arra szolgál, hogy lekérjen egy-egy csomagot minden ciklushoz bármely 16 bites határon, de nem blokkhatáron. A cache miss során egy teljes blokk betölthető az utasításmemóriából. Ennek a gyorsítótárnak a konfigurálása a felhasználó igényei alapján történhet. A gyorsítótár mérete, a cserealgoritmus és a blokk hossza konfigurálható.

Az utasítási ciklus letiltásra kerül, ha az ICACHE_SIZE értéket nullára állítja. Ezt követően a csomagok közvetlenül a memóriából kerülnek lehívásra a Utasítási felület.

Hibakeresési egység

A Debug Unit lehetővé teszi a Debug környezet számára, hogy leállítsa és megvizsgálja a CPU-t. Ennek fő jellemzői az ágkövetés, az egylépéses nyomkövetés 8 hardveres töréspontig.

Fájl regisztrációja

Ezt 32 regiszterhellyel tervezték X0 és X31 között, ahol az X9 regiszter mindig nulla. A Register File 1 írási és 2 olvasási portot tartalmaz.

Konfigurálható interfész

Ez egy külső interfész, ahol ez a processzor különböző külső busz interfészeket támogat.

Hogyan működik a RISC V?

A RISC-V egy utasításkészlet-architektúra, amely a RISC (redukált utasításkészletű számítógép) elvein alapul. Ez a processzor nagyon egyedi és egyben forradalmi is, mivel ez egy ingyenes, általános és nyílt forráskódú ISA, ahol hardvert lehet fejleszteni, a szoftvereket át lehet vinni, és a processzorokat meg lehet tervezni támogatni.

Különbség B/W RISC V vs MIPS

A RISC V és a MIPS közötti különbség a következőket tartalmazza.

Különbség F/W RISC V vs ARM

A RISC V és az ARM közötti különbség a következőket tartalmazza.

RISC V Verilog kód

A RISC utasításmemória verilog kódja alább látható.

// Verilog kód a RISC processzorhoz
// Verilog kód az utasításmemóriához

modul Instruction_Memory(
input[15:0] PC,
output[15:0] utasítás
);

reg [`col – 1:0] memória [`sor_i – 1:0];
vezeték [3 : 0] rom_addr = pc[4 : 1];
a kezdeti
kezdődik
$readmemb(“./test/test.prog”, memória,0,14);
vége
utasítás hozzárendelése = memória[rom_cím];

végmodul

Verilog kód a 16 bites RISC V processzorhoz:

modul Risc_16_bit(
bemeneti clk
);

huzalugrás,bne,beq,mem_read,mem_write,alu_src,reg_dst,mem_to_reg,reg_write;
vezeték[1:0] alu_op;
vezeték [3:0] opcode;

// Adat útvonal

Datapath_Unit DU
(
.clk(clk),
.jump(ugrás),
.béka(béka),
.mem_read(mem_read),
.mem_write(mem_write),
.alu_src(alu_src),
.reg_dst(reg_dst),
.mem_to_reg(mem_to_reg),
.reg_write(reg_write),
.bne(bne),
.alu_op(alu_op),
.opcode(opcode)
);

// vezérlőegység
Control_Unit vezérlés
(
.opcode(opcode),
.reg_dst(reg_dst),
.mem_to_reg(mem_to_reg),
.alu_op(alu_op),
.jump(ugrás),
.bne(bne),
.béka(béka),
.mem_read(mem_read),
.mem_write(mem_write),
.alu_src(alu_src),
.reg_write(reg_write)
);
végmodul

Utasítási készletek

A RISC V utasításkészleteket az alábbiakban tárgyaljuk.

Aritmetikai műveletek

Az alábbiakban felsoroljuk a RISC V aritmetikai műveleteket.

Logikai műveletek

Az alábbiakban felsoroljuk a RISC V logikai műveleteit.

Betöltési/tárolási műveletek

Az alábbiakban felsoroljuk a RISC V betöltési/tárolási műveleteit.

Elágazási műveletek

Az alábbiakban felsoroljuk a RISC V elágazási műveleteit.

Előnyök

Az a RISC előnyei V processzor a következőket tartalmazzák.

• A RISCV használatával fejlesztési időt takaríthatunk meg, szoftverfejlesztést, ellenőrzést stb.
• Ennek a processzornak számos előnye van, mint például az egyszerűség, a nyitottság, a modularitás, a tiszta lapos kialakítás és a bővíthetőség.
• Ezt számos nyelvi fordító támogatja, mint például a GCC (GNU Compiler Collection), egy ingyenes szoftverfordító és a Linux operációs rendszer .
• Ezt a cégek szabadon használhatják jogdíjak, licencdíjak és kötöttségek nélkül.
• A RISC-V processzor nem tartalmaz új vagy innovatív funkciókat, mert egyszerűen követi a RISC alapelveit.
• Számos más ISA-hoz hasonlóan ez a processzorspecifikáció egyszerűen meghatározza az utasításkészlet-szinteket. Tehát ez 32 és 64 bites változatokat, valamint kiterjesztéseket tartalmaz, amelyek támogatják a lebegőpontos utasításokat.
• Ezek ingyenesek, egyszerűek, modulárisak, stabilak stb.

Hátrányok

Az A RISC V processzor hátrányai a következőket tartalmazzák.

• A fordítók és programozók gyakran használnak összetett utasításokat.
• A RISC o/p értéke a kód alapján változhat, ha a cikluson belüli további utasítások a korábbi végrehajtási utasítástól függenek.
• Ezeknek a processzoroknak különféle utasításokat kell gyorsan elmenteniük, amihez nagy gyorsítótár-memóriakészletre van szükség ahhoz, hogy az utasításokra időben válaszoljanak.
• A RISC teljes szolgáltatásai, képességei és előnyei főként az architektúrától függenek.

Alkalmazások

Az A RISC V alkalmazásai processzor a következőket tartalmazzák.

• A RISC-V-t beágyazott rendszerekben, mesterséges intelligenciában és gépi tanulásban használják.
• Ezeket a processzorokat nagy teljesítményű beágyazott rendszeralkalmazásokban használják.
• Ez a processzor bizonyos területeken, például szélső számítástechnikában, mesterséges intelligencia és tárolási alkalmazásokban használható.
• A RISC-V azért fontos, mert lehetővé teszi a kisebb eszközgyártók számára, hogy fizetés nélkül tervezzenek hardvert.
• Ez a processzor egyszerűen lehetővé teszi a kutatók és fejlesztők számára, hogy egy szabadon elérhető ISA vagy utasításkészlet architektúrával tervezzenek és kutassanak.
• A RISC V alkalmazásai a kis beágyazott mikrokontrollerektől az asztali PC-kig és szuperszámítógépekig terjednek, beleértve a vektorprocesszorokat is.

Tehát ez az a RISC V processzor áttekintése – architektúra, alkalmazásokkal való munka. Itt egy kérdés, hogy mi az a CISC processzor?